Lion CoveとSkymontの詳細が明らかに。Hyper-Threading「非対応」で電力効率爆上げ
Intel“逆襲”の鍵はやはり「AIプロセッサ」か 次世代CPU「Core Ultra（Meteor Lake）」を解説（後編）
「Meteor Lake」はCPUコアが3種類!? Intelが次世代CPUの詳細を発表（前編）
OSはどうやってP-coreとE-coreを使い分けているのか - Blog posts by @retrage
USBが誕生したのは「奥さんのプリンタをつなげる手間にキレたから」 USBの設計当時を振り返る
Apple・AMD・テスラ・Intelを渡り歩いた天才エンジニアのジム・ケラー氏へのインタビューが公開中、Intelで一体何をしていたのか？
マイクロソフト、半導体を自社設計へ サーバーやＰＣに＝関係筋
米マイクロソフトが、クラウドサービス向けのサーバーとパソコンの「サーフェス」に、自社で設計・開発したＣＰＵ（中央演算処理装置）を搭載する計画を進めていることが分かった。写真はニューヨークで２０１５年に撮影（２０２０年 ロイター/Mike Segar） ［１８日 ロイター］ - 米マイクロソフトが、クラウドサービス向けのサーバーとパソコンの「サーフェス」に、自社で設計・開発したＣＰＵ（中央演算処理装置）を搭載する計画を進めていることが分かった。事情に詳しい関係者が明らかにした。
なぜ、AppleのM1チップはそんなに速いのか?
メモリアクセスのセマンティクスとApple siliconの裏技(?)について - yamasaのネタ帳
アウト・オブ・オーダー実行について補足 前回の記事で「アウト・オブ・オーダー実行」について特に説明せずに話を進めてしまったことに気づいたので、まずはそれについて簡単に補足しておこう。 コンピューターの性能向上の歴史はレイテンシーとの戦いの歴史でもある。 colin-scott.github.io 上のサイトは年代毎にコンピューターシステムでの各種レイテンシーがどのように変化していったかを紹介している。1990年代前半はキャッシュメモリとメインメモリとの間のレイテンシー差はそれほど大きくなかったが、その後の技術革新によって現在はL1キャッシュとメインメモリとの間に100倍くらいのレイテンシー差があるようになってしまった。これはつまり、プログラム実行中にメインメモリへのアクセスが発生してしまうと、それだけ長いレイテンシーの間CPUの処理を進めることができなくなってしまうことを意味する。そのため
「強いメモリモデル」と「弱いメモリモデル」 - yamasaのネタ帳
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【元半導体設計屋 筑秋 景のシリコン解体新書】 ファウンダリ事業で最強プロセス技術の座を取り戻すIntel
【笠原一輝のユビキタス情報局】 メモリも入ったASUS特別パッケージのIntel CPUは、Lunar Lakeへの道
Meteor Lakeの内蔵GPUは3世代ぶりのアーキテクチャ更新
【笠原一輝のユビキタス情報局】 見えてきた次々世代Xeon。チップレット進化でAMD/Armに対抗
伝説のCPUアーキテクトJim Keller氏が示すAIの未来
Intel、新「X86-S」アーキテクチャで8086互換を切り捨て
【笠原一輝のユビキタス情報局】 増収のAMDと減収のIntel。好対照な両社の決算をもたらした背景
【笠原一輝のユビキタス情報局】 水面下で静かに進むDC向けArm CPUの普及、AWSのArm CPU「Graviton3/3E」の正体
台湾TSMC、4～6月最高益 半導体「在庫調整期」に 調整局面で問われる「財務力」 - 日本経済新聞
アップルが到達した「半導体企業」としてのかたちと、現実になったスティーブ・ジョブズの野望