はじめに 従来のパーセプトロンモデルを使った学習ではなく、回路そのものを微分してFPGAを直接学習してしまおうという当サイトオリジナルのディープラーニングLUT-Networkですが、ここのところ深いネットを学習させるために蒸留(Knowledge Distillation)に取り組んでいました。 その一つの成果として、MNISTデータを使ったセマンティックセグメンテーション(もどき)を試してみたのでブログに記録しておきます。 まずは先に結果 まず先に最新の結果を記載いたします。MNISTベースの画像を入力して、それぞれの数字領域を色塗りするセマンティックセグメンテーション(もどき)を学習させてみました。 入力画像 出力画像 上記の入力画像をもとに Verilog のRTLシミュレーションで得た結果画像が以下です。 FPGAリソース 下記が実際にRTLを合成した場合のリソース量です。DNN
~重要イベント一覧 (2019/06/22から)~ 06/22 作成開始 06/29 32bit加算だけ実行する状態機械が完成 07/17 UARTの送信機を作る 07/18 8bit加算ができるようになる 07/19 ModRM, SIB周りのアドレシングを作り込む 07/20 加算命令がIntel x86の仕様を完全に再現 07/25 加算以外の命令を、一気に48個作る 08/13 Hello Worldが動いた (writeシステムコールの作成) 08/21 自作CPU上で自作OSが動いた 08/27 自作CPU上の自作OSにシェルを実装 09/21 自作CPU上の自作OS上でテトリスが動いた
A Hardware-Based FPGA AI for Super Mario Bros. Nintendo Ninja is a final project for ECE5760 (Advanced Microcontroller Design) at Cornell University. The project was developed by Jeremy Blum, Sima Mitra, and Jason Wright in the 2013 Spring Semester. This project is Open Source. We built an FPGA-based AI that uses video input from an NES console to automatically play the game Super Mario Bros. All
ここのところ重度のFPGA中二病にかかってしまい、冬休み中もDE0ざんまいな日々。気になっていた金融のHFT(high frequency trading:大手投資銀行等がμ秒単位の超高速で株式等を売り買いしてる恐ろしい市場)におけるFPGA利用状況について、HFT Reviewにこってりしたレポート(HFT業界のベンダー各社にインタビューしたもの)が載っていたので、勢い余って面白かった部分を超訳してしまった。 元ネタはこちら: FPGA & Hardware Accelerated Trading, Part One - Who, What, Where and Why? FPGA & Hardware Accelerated Trading, Part Two - Alternative Approaches FPGA & Hardware Accelerated Trading, P
http://www.nikkeibp.co.jp/article/news/20110502/268840/?rt=nocnt [nikkeibp.co.jp] 会員サイトなので、興味深いところを抜き出す。 > 価格に関しては,市販のスーパーコンピュータに匹敵する性能で,1/100~1/1000の価格になるとの説明だった。「なぜ,安価にできるのか」と聞くと,Maxelerのアクセラレータはある問題に特化したコンピュータだからだという答えが返ってきた。ある問題とは,基本的に制御が必要でない大規模なデータフロー・グラフに帰着できる問題をいう。ハードウェアとしては,非常に段数の大きなパイプラインになる。J.P.MorganやChevronの適用例では,400~500段のパイプラインが複数のFPGAに実装されているという(なお,規模の小さなパイプラインだと,Maxelerのアクセラレータを導入す
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く