SDRAM (Synchronous Dynamic Random Access Memory) DRAM (Dynamic Random Access Memory)DRAMDRAMSDRAM使SDRAMDRAM

SDRAMSDRAM

SDRAM使SDRAMDDR (DDR1)DDR2DDR3DDR4DDR5

歴史

編集
 
8個のSDRAMチップを PC100 DIMM パッケージに搭載したもの

SDRAM1970使使19931993SDRAM KM48SL2000 使DRAM2000SDRAM

SDRAMDRAMSDRAM burst EDO RAM SDRAM

SDRAMJEDECJEDEC1993SDRAM DDRDDR2DDR3 SDRAM SDRAM

SDRAM使

2017SDRAM使DDR3 SDRAM  DDR4 SDRAM 

SDRAM

タイミング

編集

DRAMSDRAM100MHzSDRAM10nsDDR-4005nsDDR2-800  DDR3-1600 

1CAS DDR SDRAM  10-15ns 

CASSDRAMDRAMSDRAMCAS10-15ns 200MHz DDR-400 SDRAM  2-3 (CL2-3)DDR2-800  CL4-6DDR3-1600  CL8-12 CAS

SDRAM使100MHz SDRAM100MHz PC100 100MHzPC100 100MHzSDRAM"PC" 使

SDR SDRAM

編集
 
Sound Blaster X-Fi Fatal1ty Pro に搭載された64MBのメモリ。マイクロン製の 48LC32M8A2-75 C というSDRAMチップ(8ビット幅)を133MHz (7.5ns) で駆動 [1]

SDRAM SDRSDRAM11100MHz133MHz4816168DIMM64ECC72ECC

使DRAM23DRAM調

 SDR SDRAM  66MHz100MHz133MHz 15ns10ns7.5ns

制御信号

編集

6

CKE (Clock Enable)

1CKECKE
CKE

/CS (Chip Select)

CKENOP

DQM (Data Mask)

"Q""DQ"I/ODRAM2DQM x16DIMM81

/RAS (Row Address Strobe)

/CAS  /WE 8

/CAS (Column Address Strobe)

/RAS  /WE 8

/WE (Write enable)

/RAS  /CAS 8

SDRAM241BA0BA1

使使A10使


/CS /RAS /CAS /WE BAn A10 An コマンド
H x x x x x x コマンド抑制(何もしない)
L H H H x x x 何もしない(NOP)
L H H L x x x バースト終了: 実行中のバーストリードまたはバーストライトを停止
L H L H バンク L カラム リード: 現在アクティブなロウからデータをバーストで読み出す。
L H L H バンク H カラム 自動プリチャージ付きリード: リードと同じことを行い、完了時にプリチャージする(ロウを閉じる)。
L H L L バンク L カラム ライト: 現在アクティブなロウにデータをバーストで書き込む。
L H L L バンク H カラム 自動プリチャージ付きライト: ライトと同じことを行い、完了時にプリチャージする(ロウを閉じる)。
L L H H バンク ロウ アクティブ(活性化): リードまたはライトコマンドのためにロウを開く。
L L H L バンク L x プリチャージ: 選択したバンクの現在のロウを非活性化する。
L L H L x H x 全プリチャージ: 全バンクの現在のロウを非活性化する。
L L L H x x x オートリフレッシュ: 内部カウンタを使い、各バンクの1つのロウをリフレッシュする。全バンクをプリチャージしなければならない。
L L L L 0 0 モード モードレジスタのロード: DRAMチップを設定するため、A0からA9までをロードする。最も重要な設定はCASレイテンシ(2または3サイクル)とバースト長(1/2/4/8サイクル)である。

DDRx SDRAM でも基本的なコマンドは同じであり、若干追加がある。追加のモードレジスタは、バンクアドレスビットを使って識別され、3番目のバンクアドレスビットが追加されている。

操作

編集

512MB SDRAM DIMM 512MiB = 512 × 10242 bytes = 536,870,912 bytes89SDRAM512MbitDIMM64728512Mbit SDRAM416MB16,3848,192

2 (BA0BA1) 13 (A0A12) 16,384

row-to-column tRCD 

8204816384÷8=204811A0-A9A11

SDRAM23CASDQ

DQDQSDRAMDQM使

tRP 

tRAS tRAS 

コマンドによる対話

編集

NOP





tRFC tRCD+tRP 



tRCD 

4










リードバースト割り込み

編集

CAS

02CAS33425



0 : 1

1 :

2 : 2

3 : 

4 : 

5 : 2

25



DQSDRAMDQM使SDRAMDQM22DQMDQM2調3


バースト要求

編集

64512bit64DIMM864DIMM8SDRAM1SDRAM8bit818BL=8BL

SDRAMSDRAMDIMMDIMM64SDRAM2

 (BL) BL4474-742

1212121

45 5-6-7-4 8 5-6-7-0-1-2-3-4 

45 5-4-7-6 8 5-4-7-6-1-0-3-2 

 0-1-2-3-4-5-6-7 2

モードレジスタ

編集

SDRAM10DDR SDRAM 使SDR SDRAM  A10 0

 A0  A9  M0  M9 

(一)M9: 011

(二)M8, M7: 00

(三)M6, M5, M4: CAS 010 (CL2)  011 (CL3) 

(四)M3: 01

(五)M2, M1, M0: 000001010011 1248M90111

オートリフレッシュ

編集

それぞれのバンクのそれぞれのロウを開いて閉じる(アクティブとプリチャージ)ことで、メモリセルをリフレッシュできる。しかし、メモリコントローラを単純化するため、SDRAMチップには「オートリフレッシュ」コマンドがあり、それぞれのバンクの1つのロウに対して同時にリフレッシュを行うことができる。SDRAMは内部にカウンタを持っていて、バンク内のロウを順番にオートリフレッシュすることができる。メモリコントローラはリフレッシュインターバル(一般に tREF = 64 ms)ごとにロウの数(これまで説明してきた例では4096)をカバーするのに十分なだけのオートリフレッシュ・コマンドを発行すればよい(この例だと、64ms内に4096回発行するということ)。このコマンドを発行する際には全バンクがアイドル状態でなければならない。

省電力モード

編集

CKE (clock enable) 使SDRAMCKECKECKE

CKESDRAMCKE

CKESDRAMSDRAMCKEtREF 

CKESDRAMSDRAMSDRAM使


  1. 温度対応型リフレッシュ : チップ上の温度センサが温度を測定し、低温になるほどセルフリフレッシュでのリフレッシュレートを低減させる。
  2. 選択的リフレッシュ : DRAMアレイの一部だけでセルフリフレッシュを行う。どの部分をリフレッシュするかは追加のモードレジスタで設定する。
  3. DPD (deep power down) モード : モバイルDDR (LPDDR) やLPDDR2が実装している。メモリ内容を無効化して、通常状態に復帰するときに再設定を必要とする。CKEをローレベルにする際にバースト終了コマンドを発行することでDPDモードとなる。

世代

編集

SDR SDRAM(詳細は前述)は、1クロックサイクルの片エッジでの転送である(シングルデータレート(SDR))。

その他の提案

編集

SDR SDRAMの後継としてDDR SDRAMが普及するまでの間に、多少の技術的・政治的混沌があった。#成功しなかった後継テクノロジーの節を参照。

DDR SDRAM

編集

DRAMのアクセスレイテンシはDRAMアレイによって基本的に制限されているが、内部では数千ビットのロウを一度に読み出すので、帯域幅はさらに高められる可能性を持っている。ユーザーに対してさらなる帯域幅を提供するため、ダブルデータレートというインタフェースが開発された。コマンドを1サイクルに1つ受け付けるのは従来と同じだが、リードとライトは1クロックサイクルに2ワードのデータを扱う。またSDRインタフェースでのタイミングにいくつかマイナーな変更を加え、電源電圧を3.3Vから2.5Vに下げた。結果として DDR SDRAM は SDR SDRAM との互換性を保っていない。

DDR SDRAM(その後の製品と区別するため "DDR1" とされることもある)は最小の読み書き単位を倍にし、1回のアクセスで少なくとも2ワードを参照するようになった。

DDR SDRAM の典型的なクロック周波数は 133MHz、166MHz、200MHz(それぞれサイクル時間は 7.5ns、6ns、5ns)で、それぞれ DDR-266、DDR-333、DDR-400 と呼ばれる。対応する184ピンのDIMMはそれぞれ PC-2100、PC-2700、PC-3200 と呼ばれる。さらに高性能な DDR-550 (PC-4400) までそれなりの価格で入手可能である。

DDR2 SDRAM

編集

DDR2 SDRAM は DDR SDRAM とよく似ているが、最小読み書き単位をさらに倍にし、4ワード単位としている。また、高速操作を実現するためにバスプロトコルを単純化している。特にバースト終了コマンドを削除した。それによって内部のRAM操作のクロック周波数を上げずにSDRAMのバスレートを倍にしている。その代わり、内部の操作はもともとのSDRAMの4倍の単位で行っている。またチップのメモリ容量増大に対応するため、バンク数を8にできるよう新たなバンクアドレスピン (BA2) を追加している。

DDR2 SDRAM の典型的なクロック周波数は 200MHz、266MHz、333MHz、400MHz(それぞれ 5ns、3.75ns、3ns、2.5ns)で、それぞれ DDR2-400、DDR2-533、DDR2-667、DDR2-800 と呼ばれる。対応する240ピンのDIMMは、PC2-3200からPC2-6400までの名称である。最近では533MHzのものもあり DDR2-1066 と呼ばれ、対応するDIMMは PC2-8500(メーカーによっては PC2-8600 とも)と呼ばれている。さらに高性能な DDR2-1250 (PC2-10000) までそれなりの価格で入手可能である。

内部操作は2分の1のクロックレートで行われるため、DDR2-400(内部クロック周波数は100MHz)はDDR-400(内部クロック周波数は200MHz)よりも各種レイテンシが大きい。

DDR3 SDRAM

編集

DDR38800M1600M400-800MHz100M200M

DDR SDRAM 1100MHzDDR3-800CAS 8/(400MHz) = 20ns PC100 SDR SDRAM  CAS2 DDR133MHz266MHz12DDR4

DDR32007[2]2008[3][4]400MHz533MHz DDR3-800  DDR3-1066DIMM PC3-6400  PC3-8500 DDR3-1333  DDR3-1600DIMM PC3-10600  PC3-12800[5] DDR3-2200 [6]

DDR4 SDRAM

編集

DDR3 SDRAM  DDR4 SDRAM 20082012[7]2013PC2015[8][9]DDR352

2.133GT/s(DDR4-2133, 133MHz, 17.066GB/s)4.266GT/s(DDR4-4266, 266MHz, 34.133GB/s) [10]DDR32DDRDDR3133MHz266MHzDDR31.5V1.2V[11][12]1.0V[13]

20092DDR4 40nmDRAM[14]2009DRAM50nm[15]

201122GB DDR4 SDRAM  1.2V  2.133Gbps 30nmDDR340%[16] [17]

20146IntelHaswell-EX99

20159 Intel6CoreDDR4CPU

DDR5 SDRAM

編集

DDR4 SDRAMと比較して、DDR5は消費電力を削減しつつ帯域幅が2倍になる[18]2020年7月14日に標準規格が発表された[19][20]

仕様比較

編集
種類 仕様
SDRAM Vcc = 3.3 V
信号: LVTTL
DDR1 アクセスは2ワード単位以上
ダブルデータレート
Vcc = 2.5 V
1サイクル当たり 2.5 - 7.5 ns
信号: SSTL_2 (2.5V)[21]
DDR2 アクセスは4ワード単位以上
"Burst terminate" を削除
4ユニットを並列接続して使用
1サイクル当たり 1.25 - 5 ns
内部操作は1/2のクロックレートで行われる。
信号: SSTL_18 (1.8V)[21]
DDR3 アクセスは8ワード単位以上
信号: SSTL_15 (1.5V)[21]
CASレイテンシが長い。
DDR4 Vcc ≤ 1.2 V
DDR5 Vdd ≤ 1.1 V

成功しなかった後継テクノロジー

編集

SDR SDRAM の後継として、DDR以外にも次のようなメモリテクノロジーが提案されてきた。

Rambus DRAM (RDRAM)

編集

RDRAMはDDRと競合した独自テクノロジーだった。比較的高価で性能も期待されたほどではなく(レイテンシが大きく、データ転送幅もSDRAMの64ビットに比べて小さい)、SDRAMとの競争に敗退した。

編集

SLDRAMRDRAM1990SLDRAM2064200MHzDDR SDRAM SLDRAM400M[22]

Virtual Channel Memory (VCM) SDRAM

編集

VCMはNECが独自開発したSDRAMの一種だが、オープン標準としてリリースされ、ライセンス料を徴収しなかった。VCMでは各種システムプロセスにそれぞれ仮想チャネルを割り当てられるため、プロセス群がバッファ空間を共有する必要性を避け、システム全体の効率を向上させる方式だった。具体的にはメモリを独立したブロック群で構成し、ブロック毎にメモリコントローラとのインタフェースとバッファ空間を設けていた。SDRAMに比べてレイテンシが格段に小さく、高性能だった。RDRAMに比べると安価で、そのモジュールは通常のSDRAMと互換性があったが、メモリコントローラはVCMであることを認識して対応する必要があった。VCMをサポートしたマザーボードは数少ない。

セキュリティ

編集

SDRAM[23]

脚注・出典

編集


(一)^ SDRAM Part Catalog. 2011218 micron.com

(二)^ Thomas Soderstrom (200765). Pipe Dreams: Six P35-DDR3 Motherboards Compared. Tom's Hardware. 2011222

(三)^ What is DDR memory?. 2011222

(四)^ AMD to Adopt DDR3 in Three Years. 2011222

(五)^ Wesly Fink (2007720). Super Talent & TEAM: DDR3-1600 Is Here!. Anandtech. 2011222

(六)^ Thomas Jørgen Jacobsen (2009728). A-Data launches DDR3-2200 with 2oz. copper PCB. 2011222

(七)^ DDR4 PDF page 23[]

(八)^ Weekly JEDECDDR4TSV使3DS

(九)^ DDR4 not expected until 2015 - SemiAccurate

(十)^ Next-Generation DDR4 Memory to Reach 4.266GHz - Report. Xbitlabs.com (2010816). 201113

(11)^ Looking forward to DDR4

(12)^ DDR3 successor

(13)^ IDF: DDR4 memory targeted for 2012 (German). hardware-infos.com. http://www.hardware-infos.com/news.php?news=2332 2009616 [] English translation

(14)^ Gruener, Wolfgang (200924). Samsung hints to DDR4 with first validated 40 nm DRAM. tgdaily.com. http://www.tgdaily.com/content/view/41316/139/ 2009616 

(15)^ Jansen, Ng (2009120). DDR3 Will be Cheaper, Faster in 2009. dailytech.com. 2009617

(16)^ Samsung develops DDR4 memory, up to 40% more efficient

(17)^ Samsung develops DDR4 memory with up to 40 percent better energy efficiency than DDR3

(18)^ Manion, Wayne (2017331). DDR5 will boost bandwidth and lower power consumption. Tech Report. https://techreport.com/news/31673/ddr5-will-boost-bandwidth-and-lower-power-consumption 201741 

(19)^ JEDEC Publishes New DDR5 Standard for Advancing Next-Generation High Performance Computing Systems. 2022116

(20)^ DDR5JEDECDDR4. GIGAZINE. 2020730

(21)^ abcEDA DesignLine, januari 12, 2007, The outlook for DRAMs in consumer electronics. 2010622 edadesignline.com[]

(22)^ Dean Kent (1998-10-24), RAM Guide: SLDRAM, Tom's Hardware, http://www.tomshardware.com/reviews/ram-guide,89-15.html 201111 

(23)^ Cold Boot Attacks on Encryption Keys Princeton University

関連項目

編集